智能电子计数器

论文编号:JD1107  论文字数:4233,页数:15

摘 要

 24进制数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。此次设计与制作24进制电子数字钟时计数、译码、显示电路需要了解组合逻辑电路和时序逻辑电路；了解集成电路的引脚安排；了解各种时计数、译码芯片的逻辑功能及使用方法；了解数字钟的原理。本次设计是基于24进制电子数字钟的原理，实现具有24进制清零功能的电子钟，它主要由脉冲、10进制加法器74LS160、译码器74LS48、共阴极LED数码管等四个模块构成。脉冲本利用555设计一个多谐振荡器，但由于制板受单面板限制，故撤销了555设计的多谐振荡器，而直接由实验室提供脉冲。各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。
 关键词：加法器;译码器;显示数码管

目录
设计要求 1
前言 1
1.方案论证与对比 2
1.1 方案一 2
1.2 方案二 2
1.3 两种方案的对比 3
2、各功能模块设计 3
2.1 计数器电路 3
2.2 译码驱动电路 5
2.3 共阴极七段数码管显示器 6
3、调试与操作说明 8
3.1 电路仿真效果图 8
3.2  Protel电路印刷板原理图及印刷板制版电路图 9
3.3 实际电路系统的制作及测试 10
3.4 电路板的测试情况、参数分析与实际效果 10
4、心得与体会 11
5、元器件及仪器设备明细 12
6、参考文献 12
7、致谢 13