基于CPLD的低频信号发生器设计毕业论文

论文编号:JD001    字数:15868.页数:61

目录

第一章 绪论 3
第一节 引言 3
第二节 总体方案 4
第二章 直接数字频率合成（DDS） 6
第一节 DDS的原理 6
一、DDS的工作过程 6
二、DDS的工作原理 7
第二节 DDS的特性 9
第三章  DDS在CPLD上的实现方案 11
第一节 设计方案 11
一、总体思路 11
二、总体设计的说明 12
第二节 各功能模块的设计 14
一、相位累加器的实现 14
二、波形查询表rom 的实现 15
三、选择器的设计 15
四、锁存器的设计 16
五、分频器的设计 17
六、EXTEND的设计 18
第三节 DDS在CPLD上的总仿真图 19
第四章 单片机的控制系统 21
第一节 单片机的功能说明 21
第二节 单片机的硬件设计 22
一﹑硬件连接及说明 22
第三节 软件设计 26
一、软件流程图及说明 26
第五章 总结 31
一、设计总结 31
二、个人总结 31
参考文献 32
附录 33
附录一 程序清单 33
一、Extend程序 33
二、freq-divider程序 33
三、单片机控制系统的程序 35
附录二 英文翻译 49
直接数字频率合成器的概述 56
介绍DDS 56
概述 57
工作理论 57
相位累加器 58
正弦 ROM 61
相位寄存器 62
结论 62

第一章 绪论

第一节 引言

当今社会是数字化的社会，是数字集成电路广泛应用的社会。随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担，设计师们更希望自己在实验室就能够设计出合适的专用集成电路芯片，并且短期内就能够投入到实际应用中去，因而出现了高密度可编程逻辑器件(HDPLD)，它包括现场可编程逻辑器件（FPGA）和复杂可编成逻辑器件（CPLD）。
高密度可编程逻辑器件可实现较大规模的电路，编程灵活.其主要优点可归纳如下：
1) 编程方式简便先进。2) 速度高。3) 高可靠性。4) 功能强大。5) HDPLD芯片在出厂之前都通过百分之百的测试，不需要设计人员承担投片风险和费用。6) 开发周期短