基本门电路和数值比较器的设计

论文编号:TX011         论文字数:4913,页数:19

摘 要  系统采用EDA技术设计基本门电路和数值比较器中的两个部分，基本门电路模块中包含与门、或门、异或门等6个基本电路。数值比较器模块用来实现两个数值比较，结果用特定的二进制编码来表示。系统采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真等。各个模块的结构简单，使用方便，具有一定的应用价值。
关键字  门电路；EDA；VHDL；数值比较

目录
1  引  言   1
1.1 设计的目的  1
1.2 设计的基本内容   1
2  EDA、VHDL简介  1
2.1 EDA技术   1
2.2 硬件描述语言——VHDL   2
3  设计规划过程   4
3.1基本门电路工作原理  4
3.2数值比较器的工作原理   4
3.3课程设计中各个模块的设计  5
结束语    9
参考文献  11
附录   12