智力竞赛抢答器

论文编号:TX013       论文字数:6823,页数:27

摘  要本文所设计的抢答器是一种比较简易的抢答器，没有使用特别多的，复杂的元器件。它的以VHDL硬件描述语言作为平台，结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。本抢答器的电路主要有四部分组成：鉴别锁存电路、答题计时电路、计分电路以及扫描显示模块的电路。这个抢答器设计基本上满足了实际比赛应用中的各种需要。在实际中有很大的用途。
关键词 VHDL；抢答器；时序控制
目录
1 引  言....................................................................1
1.1 设计的目的..............................................................1
1.2 设计的基本内容..........................................................1
2  EDA、VHDL简介............................................................3
2.1 EDA技术.................................................................3
2.2 硬件描述语言——VHDL....................................................3
2．2．1 VHDL的简介..........................................................3
2．2．2 VHDL语言的特点......................................................4
3  设计规划过程.............................................................6
3.1智力竞赛抢答器的组成原理.................................................6
3.2抢答器模块的设计.........................................................7
3.2.1鉴别锁存模块的设计.....................................................7
3.2.2答题计时模块...........................................................8
3.2.3计分电路模块..........................................................10
3.2.4扫描显示模块..........................................................12
4  结束语..................................................................15
致谢.......................................................................16
参考文献...................................................................17
附件.......................................................................18