四选一数据选择器和基本触发器的设计

论文编号:TX015         论文字数:5551,页数:15

摘 要  系统基于数据选择器及D触发器，JK触发器，T触发器的原理，使用EDA技术在FPGA中设计了四选一数据选择器和基本触发器，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。在数据选择器中，用拨码开关作四位数据及两位控制端的输入，LED作输出，通过拨码开关组成控制输入端s1和s0不同组合，观察LED与数据输入端a,b,c,d的关系，验证4选一数据选择器设计的正确性，通过VHDL语言实现了本设计的控制功能，按不同的键实现不同的功能，根据数据选择器的特性方程设计输出状态。在基本触发器中通过VHDL语言实现了本设计的控制功能，按不同的键实现不同的功能，根据三钟触发器的特性方程设计输出状态。整个系统结构简单，使用方便，值得推广使用。
关键字  FPGA；VHDL；EDA；数据选择器；触发器

目录
1引言   3
1.1设计的目的   3
1.2设计的基本内容   3
1.四选一数据选择器   3
2.基本触发器   4
2 EDA、VHDL简介  4
2.1EDA技术   4
2.2硬件描述语言——VHDL  6
3设计规划过程  7
3.1四选一数据选择器的工作原理   7
3.2基本触发器器的工作原理  7
3.3课程设计中各个模块的设计 8
1.数据选择器的设计   8
2.基本触发器的设计  9
4结束语   11
参考文献  12
附录  13