免费获取|
论文天下网
  • 论文天下网 |
  • 原创毕业论文 |
  • 论文范文 |
  • 论文下载 |
  • 计算机论文 |
  • 论文降重 |
  • 毕业论文 |
  • 外文翻译 |
  • 免费论文 |
  • 开题报告 |
  • 心得体会 |

当前位置:论文天下网 -> 论文下载 -> 电子信息工程

基于FPGA的大数逻辑译码电路设计

本文ID:18279 字数:10922,页数:27

下载地址 全文下载链接(充值:¥118.00元) 

点击下载:下载地址 基于FPGA的大数逻辑译码电路设计 (收费:11800 积分)  如何获取积分?

论文编号:DZXX273  论文字数:10922,页数:27

摘要
 本文介绍了一种大数逻辑译码法——准正交二步大数逻辑译码法。它克服了大数逻辑译码法存在的对码的要求过于严格,以及应用范围小的缺点。文中给出了码的准正交的定义,给出了准正交二步大数逻辑译码的基本思想、通用Ⅱ型准正交二步大数逻辑译码器的框图和译码方法,并以(7,4)循环码为例讨论了这种译码方法,结果表明,这种译码方法拓宽了大数逻辑译码法的应用范围,对数字传输有实用意义。
 与传统的译码算法相比,该算法具有译码速度快、硬件实现复杂度低等优点,从而使得该译码器具有速度快、性能稳定等特点。
 
关键词:译码,门限译码,大数逻辑译码

ABSTRACT
 
 This paper presents a threshold decoding algorithm which is called as a quasi-orthognal two-step majority-logic decoding algorithm. The algorithm overcomes the threshold decoding algorithm shortcoming-too strict requirement for codes and narrow scope of application. The paper gives the definition of the quasi-orthognal and a basic idea of quasi-orthognal two-step majority-logic decoding, as well as block diagrams for type-Ⅱdecoders and decoding processes. Combine with(7,4) circulate code for the example discussed this kind of to translate the code method, the result enunciation, this kind of application that translated the code method to open widely big few logicses to translate the code method, the logarithms word delivers practical meaning.
 With the traditional algorithm, the algorithm is fast decoding and hardware complexity several advantages, thus enabling the decoder is fast, stable performance characteristics.
 
Keywords:Decoding, Threshold decoder, Majority-logic decoding

目录
摘要 I
ABSTRACT II
第1章 绪论 - 1 -
1.1 课题设计背景意义 - 1 -
1.2 开发环境及设计工具 - 2 -
1.2.1 开发环境介绍 - 2 -
1.2.2 FPGA及其设计方法 - 3 -
第2章 循环码译码原理 - 6 -
2.1 线性分组码的基本概念 - 6 -
2.2 循环码的基本概念 - 6 -
2.2.1 循环码的多项式描述 - 6 -
2.2.2 循环码的矩阵描述 - 7 -
2.2.3 循环汉明码 - 8 -
2.3循环码的译码原理 - 8 -
第3章 大数逻辑译码器的总体设计 - 11 -
3.1 大数逻辑译码原理 - 11 -
3.2 Ⅱ型二步大数逻辑译码器原理 - 13 -
3.3 Ⅱ型二步大数逻辑译码器工作步骤分析 - 14 -
第4章 大数逻辑译码器的电路设计 - 16 -
4.1 译码电路中开关的设计 - 16 -
4.2 整体电路实现及时序分析 - 17 -
4.2.1 电路编译及时序输出 - 17 -
4.2.2 数据验证 - 18 -
4.3 译码电路的完善 - 19 -
4.4 译码电路的连续译码 - 21 -
4.5 本章小结 - 21 -
第5章 结论 - 22 -
致谢 - 23 -
参考文献 - 24 -

相关论文
上一篇:AT89S51单片机实现多功能数字钟 下一篇:基于嵌入式系统的汽车行驶记录仪..
推荐论文 本专业最新论文
Tags:基于 FPGA 大数 逻辑 电路设计 2011-04-09 20:13:41【返回顶部】

相关栏目

教育管理论文
汉语言文学
学前教育论文
心理学论文
小学教育论文
现代教育技术
数学与应用数学
数学教育论文
工商管理
人力资源管理
财务会计
法律论文
行政管理论文
物流专业论文
电子商务论文
理工科论文
物理学论文
乡镇企业管理
电视制片管理
文化产业管理
物业管理论文
毕业论文下载
包装工程论文
印刷工程论文
工业工程论文
信息管理论文
生物工程论文
制药工程论文
电子信息工程
通信工程论文
电气工程论文
信息计算科学
药学专业毕业论文


关于我们 | 联系方式 | 论文说明 | 网站地图 | 免费获取 | 钻石会员 | 原创毕业论文

 

论文天下网提供论文检测,论文降重,论文范文,论文排版,网站永久域名WWW.GEPUW.NET

本站部分文章来自网友投稿上传,如发现侵犯了您的版权,请联系指出,本站及时确认并删除  E-mail: 893628136@qq.com

Copyright@ 2009-2022 GEPUW.NET 论文天下网 版权所有