基于CPLD的数字频率计设计

本文ID：120116

论文字数:8924

论文编号:ZD1796 论文字数:8924，附任务书，开题报告，外文翻译

摘　　要

频率检测是电子测量领域最基本也是最重要的检测之一，所以测频方法的研究越来越受到重视，其中，对于高精度数字频率计的研究尤为广泛。本设计利用CPLD为核心器件，采用了等精度测量、编程等技术措施，在较宽的频率范围和幅度范围内对正弦信号和方波信号的频率、周期等参数进行测量，并由显示电路显示测量结果。该系统电路简洁、软件编写简单、调试难度低。该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。

关键词：频率计；CPLD；小信号放大；整形

ABSTRACT

...

第一章　　绪论1

1.1　数字频率计的发展现状及研究概况1

1.2　本课题研究背景及主要研究意义1

1.3　研究内容与要求2

第二章　　基于CPLD的数字频率计的硬件设计3

2.1　方案与论证3

2.2　前置电路3

2.3　控制模块4

2.4　显示控制模块6

2.5　按键电路9

第三章　　基于CPLD的数字频率计的软件设计10

3.1　软件开发语言及环境10

3.2　主程序流程11

3.3　按键扫描子程序13

第四章　　理论分析与计算14

4.1　宽带通道放大模块14

4.2　频率测量模块14

4.3　时间间隔测量14

4.4　提高仪器灵敏度措施14

第五章　　系统测试与结果分析16

5.1　测试条件与仪器16

5.2　电路级联调试16

5.3　测试数据17

5.4　误差分析19

第六章　　总结与展望20

6.1　研究内容总结20

6.2　工作展望20

参考文献