VHDL数字频率计
数字频率计是数字电路中的一个典型应用,实际的硬件设计用到的器件较多,连线比较复杂,而且会产生比较大的延时,造成测量误差、可靠性差。随着复杂可编程逻辑器件(CPLD)的广泛应用,以EDA工具作为开发手段,运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性。
VHDL(Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言)诞生于1982年,是由美国国防部开发的一种快速设计电路的工具,目前已经成为IEEE(The Institute of Electrical and Electronics Engineers)的一种工业标准硬件描述语言。相比传统的电路系统的设计方法,VHDL具有多层次描述系统硬件功能的能力,支持自顶向下(Top to Down)和基于库(LibraryBased)的设计的特点,因此设计者可以不必了解硬件结构。从系统设计入手,在顶层进行系统方框图的划分和结构设计,在方框图一级用VHDL对电路的行为进行描述,并进行仿真和纠错,然后在系统一级进行验证,最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表,下载到具体的CPLD器件中去,从而实现可编程的专用集成电路(ASIC)的设计。
数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率,而且还可以测量它们的周期。经过改装,可以测量脉冲宽度,做成数字式脉宽测量仪;可以测量电容做成数字式电容测量仪;在电路中增加传感器,还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。本设计用VHDL在CPLD器件上实现数字频率计测频系统,能够用十进制数码显示被测信号的频率,能够测量正弦波、方波和三角波等信号的频率,而且还能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。采用VDHL编程设计实现的数字频率计,除被测信号的整形部分、键输入部分和数码显示部分以外,其余全部在一片FPGA芯片上实现,整个系统非常精简,而且具有灵活的现场可更改性。在不更改硬件电路的基础上,对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性强和现场可编程等优点。
数字频率计是近代电子技术领域的重要测量工具之一,同时也是其它许多领域广泛应用的测量频率计是一种数字显示频率测量仪表。
数字频率计可以在规定的基准时间内把被测量脉冲数计下来换算成频率并以数字形式显示出来它即可测量正弦信号、方波信号和尖脉冲信号的频率,而且还能对其他多种物理量的变化频率进行测量,诸如机械振动次数、物体转动速度、明暗变化的闪光次数、单位时间内经过传送带的产品数量。等等。这些物理量的变化情况可以由有关传感器先转变成周期变化的电信号,然后用数字频率计测量单位时间内的变化次数,再用数码管显示出来。因此,字是一种应用范围较广的通用型数字仪器。该装置电路简单,制作容易,运用数字电路知识。即可完成设计任务。
工作原理及电路方框图
数字频率计实际上是一个脉冲计数器,即在单位时间内计脉冲个数就可以得到信号频率,频率是计核心由计数器和脉冲信号发生器闸门电路、锁存器、显示器等组成。工作过程为。单位时间内脉冲控制闸门电路被测信号在1s内通过闸门,经计数器在单位时间内脉冲结束,同时关闭闸门电路完成计数值锁存,之后将计数器清零为下一次锁存做准备锁存数据直接送到译码显示。可控制计数锁存,译码显示系统使计数按照一定工作程序有条理地工作。(如计数→显示→清零→准备→下次测量)如果在系统中不接锁存器,显示器上的数字就会随计数器状态不停地变化,只有在计数器停止时数字才会稳定所以在计数后必须接锁存器。